AI芯片封装薄膜测量挑战与应对：HBM微凸点、CoWoS RDL与光谱反射法

2024 年以来，以 NVIDIA H200/B200 和 AMD MI300X 为代表的 AI 加速器芯片持续供不应求，背后的核心瓶颈之一正是先进封装产能 ——CoWoS 月产能从 2023 年的不足 2 万片飙升至 2025 年的预计 6-7 万片。在这场扩产竞赛里，薄膜厚度测量作为工艺控制的一环，正面对压力。

目录

AI 芯片需求如何改变了先进封装行业

HBM 堆叠中的膜厚控制：精度就是带宽

CoWoS 封装中的膜厚测量需求

产能与精度：大规模量产中的平衡之道

自动化测量方案：从离线抽检到在线全检

光谱反射法在 AI 芯片封装中的适配性

未来展望：下一代 AI 封装对膜厚测量的新要求

1. 引言：AI 芯片需求如何改变了先进封装行业

AI 大模型训练的算力需求每 3-4 个月翻一番，远超摩尔定律的演进速度。为了满足这种需求，AI 芯片设计者选择了两条路径并行：一是持续提升单芯片的计算密度，二是通过先进封装将计算芯片（GPU/ASIC）与高带宽内存（HBM）紧密集成。

以 NVIDIA B200 为例，它通过台积电 CoWoS-L 封装技术将 2 颗 Blackwell GPU 与 8 颗 HBM3e 内存集成在同一个中介层上，总晶体管数量达到 2080 亿个，封装面积超过 3000 mm²。如此规模和复杂度的封装结构，对每一层薄膜的厚度控制都提出了苛刻的要求。

本文聚焦 AI 芯片封装（HBM + CoWoS）中的膜厚测量挑战，从工艺需求、产能瓶颈、自动化方案三个维度展开分析。

2. HBM 堆叠中的膜厚控制：精度就是带宽

2.1 HBM 的堆叠结构与膜厚敏感点

HBM 的核心是将多层 DRAM 芯片垂直堆叠，通过 TSV 和微凸点实现层间互连。从 HBM2e（4-8 层堆叠）到 HBM3e（8-12 层堆叠），再到规划中的 HBM4（12-16 层堆叠），每一代的堆叠高度都在增加，但总封装高度受限于散热和翘曲控制，不能无限制增长。

这意味着每一层的厚度必须被压缩到极限。以 12 层 HBM3e 为例，单层（含芯片厚度、微凸点高度、底部填充层）的厚度预算约为 55-60 μm，其中：

微凸点高度：典型目标值 15-25 μm，允许偏差 ±1 μm

底部填充（Underfill）厚度：填充于芯片间隙中，典型间隙 10-20 μm

PI 介电层：在 HBM 逻辑接口 die 上的 RDL 介电层，厚度 2-5 μm

任何一个环节的厚度偏差，都可能导致整个堆叠超差，引发翘曲、散热不均或互连失效。

2.2 微凸点高度测量：HBM 最关键的计量挑战

微凸点高度直接决定了上下层 DRAM 芯片之间的互连质量。凸点高度不足会导致开路，凸点过高则可能导致桥接短路。HBM3e 中的微凸点间距已缩小到 40 μm 量级，单个凸点直径仅 20-25 μm。

微凸点高度测量的核心难点：

必须在单个凸点上完成：光斑必须小于凸点直径

底部填充前后的对比测量：回流焊和底部填充工艺后，凸点高度可能变化 0.5-2 μm

阵列均匀性评估：一个 HBM 堆叠包含数千个微凸点

光学反射法膜厚仪（配置显微物镜和自动载物台）在这一场景中可以实现 10 μm 级光斑精确定位到单个微凸点、对凸点阵列进行高密度 Mapping（如每 die 取 49 点或 81 点）、同时测量凸点上 UBM 的膜厚和凸点高度。

2.3 TSV 膜厚对 HBM 信号完整性的影响

TSV 的侧壁介质层厚度不仅关系到电气隔离，还影响寄生电容和信号延迟。在 HBM 中，TSV 的信号传输速率可达 6.4 Gbps（HBM3）至 9.2 Gbps（HBM3e），对寄生参数极为敏感。

侧壁 SiO₂介质层每增加 10 nm，TSV 的单位长度电容增加约 0.5-1 fF/μm。在典型的 50 μm 深 TSV 中，10 nm 的厚度偏差会累积产生约 25-50 fF 的额外电容，对高速信号的眼图张开度产生可测量的影响。

3. CoWoS 封装中的膜厚测量需求

3.1 CoWoS 工艺架构与膜厚控制节点

CoWoS 是 AI 芯片最主流的中介层封装方案。其工艺流程中的关键膜厚控制节点包括：

硅中介层（Si Interposer）制备阶段：

TSV 侧壁 SiO₂介质层：200-500 nm，需要从晶圆面内均匀性评估

正面 RDL 介电层（PI/PBO）：3-8 μm，多层叠加

背面 RDL 介电层：同正面要求

UBM 层（Ti/Cu）：用于 C4 bump，Ti 层 50-100 nm，Cu 层 200-500 nm

芯片键合（Chip-on-Wafer）阶段：

微凸点高度：20-30 μm（C4 bump）或 10-20 μm（micro-bump）

底部填充间隙：15-30 μm（C4）或 10-15 μm（micro-bump）

3.2 RDL 介电层：多层叠加中的累积误差控制

CoWoS 中介层上的 RDL 通常有 3-5 层，每层包含 PI 介电层和 Cu 走线。各层 PI 厚度的目标值通常在 3-5 μm，但各层之间的厚度偏差会在垂直方向上累积。

假设一个 5 层 RDL 结构，每层 PI 目标厚度 4 μm，工艺能力为 ±5%（即 ±0.2 μm）：

较好情况：总厚度 20 μm，累积偏差可控制在 ±0.45 μm 以内

最差情况：所有层的偏差同向，总偏差可达 ±1 μm

这种累积偏差会直接影响后续 C4 bump 键合的共面性。因此，在每层 RDL 工艺后进行膜厚 Mapping 是必要的工艺控制手段。

3.3 中介层翘曲与膜厚均匀性的关联

CoWoS 中介层的尺寸已从早期的 1X 光罩尺寸（约 650 mm²）发展到 3X 光罩尺寸（约 2500 mm²），翘曲控制难度急剧增加。中介层翘曲的来源之一是各薄膜层的应力累积，而应力又与膜厚直接相关。

通过全晶圆膜厚 Mapping，可以在工艺开发阶段建立膜厚分布与翘曲量的关联模型，从而优化沉积工艺参数，实现更优的翘曲控制。

4. 产能与精度：大规模量产中的平衡之道

4.1 AI 芯片封装的产能挑战

2024-2025 年，台积电 CoWoS 产能在一年内增长了约 3 倍。这种增速对膜厚测量带来的直接挑战是：

测量通量需求激增：每片晶圆的测量点数不能减少，但晶圆量翻了数倍

机台利用率的极限：膜厚仪需要 7×24 小时连续运行

数据管理的复杂度：月产数万片晶圆意味着 TB 级别的测量数据需要存储、分析和追溯

4.2 如何在不牺牲精度的前提下提升测量速度

硬件层面：

采用高灵敏度光谱仪，缩短单点积分时间至 20-50 ms

使用高速自动载物台，点位间移动时间控制在 100-200 ms

配置多通道光谱仪，支持并行测量

测量策略层面：

分层抽样策略（关键区域高密度 Mapping，非关键区域稀疏采样）

动态采样（根据实时 SPC 结果自动调整后续晶圆的采样密度）

数据分析层面：

实时 SPC 报警（膜厚超出控制立即触发）

趋势预测（基于历史数据预测工艺漂移）

与 FDC（故障检测与分类）系统联动

4.3 产线膜厚测量通量的典型计算

假设一条 CoWoS 产线月产 3 万片晶圆，每片晶圆的 RDL 介电层膜厚 Mapping 需要测量 121 点（11×11 矩阵）：

月测量总点数：30,000×121 = 363 万点

按每月有效生产时间 600 小时，每小时需测量 6050 点

即每秒需测量约 1.7 点，单点周期需控制在 600 ms 以内

一台单点周期在 300-500 ms 的光谱反射法膜厚仪（含移动时间），可以满足单条产线的需求。

插入横幅 CTA 文案（Word 可设置底色蓝色）

了解产线级膜厚测量方案

高灵敏度光谱仪 + 高速自动载物台，单点周期 300-500 ms，满足大规模量产通量需求

5. 自动化测量方案：从离线抽检到在线全检

5.1 自动化需求的层次

5.2 图案识别在自动化中的角色

先进封装晶圆上的测量点位通常以 die 为单位重复排列。图案识别功能可以自动识别晶圆上的对准标记建立坐标系统、根据预设的测量模板自动导航到每个 die 的相同位置进行测量、补偿晶圆平移旋转和缩放偏差。

对于包含数百个 die 的 12 英寸晶圆，图案识别可以将测量前的对准和定位时间从数分钟缩短到数十秒。

5.3 自动化方案带来的质量提升

自动化测量不仅提升效率，还显著改善了测量数据的一致性和可追溯性：

消除操作人员差异：手动对焦和定位差异可引入 ±1-2 μm 的位置偏差

完整的测量记录：每片晶圆的每个测量点的光谱数据完整保存

实时工艺反馈：测量数据实时进入 SPC 系统，工艺异常可在分钟级内被检测到

6. 光谱反射法在 AI 芯片封装中的适配性

6.1 技术优势

在 AI 芯片封装的大规模量产场景中，光谱反射法膜厚仪的价值点进一步凸显：

速度优势：50-200 ms 的单点测量时间，是大规模产线通量需求的最佳匹配

小光斑能力：5-10 μm 光斑满足微凸点和细间距 RDL 的测量需求

非破坏性：晶圆级测量无需切片制样

多层膜能力：一次性输出多层透明膜的厚度和 n/k 值

成熟度：数十年技术积累，算法稳定，产线验证充分

6.2 与替代技术的互补关系

7. 未来展望：下一代 AI 封装对膜厚测量的新要求

7.1 HBM4 与混合键合

HBM4 预计将采用混合键合（Hybrid Bonding）技术替代微凸点互连，Cu-Cu 直接键合的间距将缩小到 1-5 μm。这将对膜厚测量提出更高要求：

键合界面的介质层（SiO₂/SiCN）厚度需要控制在 50-200 nm，精度要求 ±2 nm

Cu 焊盘的凹陷（dishing）深度需控制在 < 5 nm

测量光斑需缩小到 1-3 μm 级别

7.2 玻璃基板与 CPO

玻璃基板（Glass Core Substrate）和共封装光学（CPO）是 AI 芯片封装的另外两个重要趋势：

玻璃基板上的波导层和包层厚度需要亚微米精度控制

CPO 中的光学耦合结构对膜厚极为敏感

7.3 AI 驱动的智能测量

膜厚测量本身也在被 AI 技术改变：

机器学习辅助的光谱拟合：训练模型直接从光谱预测膜厚

异常检测：基于历史数据训练的模型自动识别异常光谱或异常厚度值

预测性维护：分析设备运行数据预测故障和校准需求

AI 芯片封装的需求爆发正在深刻改变膜厚测量行业。从 HBM 堆叠的微凸点高度控制，到 CoWoS 中介层的多层 RDL 厚度管理，再到大规模量产中的通量与精度平衡 ——膜厚测量已经从辅助工具，升级为核心工艺控制手段。

对于封测厂和设备工程师来说，选择具备小光斑微区测量能力、快速 Mapping 通量、自动化集成接口的光谱反射法膜厚仪，是应对当前和未来 AI 封装挑战的基础技术决策。

延伸阅读建议

JEDEC HBM3/HBM4 标准文档

IEEE ECTC（Electronic Components and Technology Conference）3D Integration Session 论文集

SEMI 3D & Systems Summit 技术论文集

Yole Intelligence：Advanced Packaging Market Report

台积电技术研讨会（TSMC Technology Symposium）论文集